Given below are four logic gate symbol (figure). Those for OR, NOR and NAND are respectively 

(a) 1, 4, 3                     (b) 4, 1, 2
(c) 1, 3, 4                     (d) 4, 2, 1

नीचे दिए गए चार लॉजिक गेट प्रतीक (आरेख) हैं। OR, NOR और NAND के लिए क्रमशः हैं

(a) 1, 4, 3            (b) 4, 1, 2
(c) 1, 3, 4            (d) 4, 2, 1

A potential barrier of 0.50 V exists across a P-N junction. If the depletion region is $5.0\times {10}^{-7}$m wide, the intensity of the electric field in this region is 
(a) $1.0\times {10}^6<mspace\; width="1em"></mspace>\mathrm{V}/\mathrm{m}$                      (b) $1.0\times {10}^5<mspace\; width="1em"></mspace>\mathrm{V}/\mathrm{m}$
(c) $2.0\times {10}^5<mspace\; width="1em"></mspace>\mathrm{V}/\mathrm{m}$                      (d) $2.0\times {10}^6<mspace\; width="1em"></mspace>\mathrm{V}/\mathrm{m}$

P-N संधि के सिरों पर 0.50 V का एक विभव प्राचीर स्थित है। यदि अवक्षय क्षेत्र $5.0\times {10}^{-7}$m चौड़ा है, तो इस क्षेत्र में विद्युत क्षेत्र की तीव्रता है:
(a) $1.0\times {10}^6<mspace\; width="1em"></mspace>\mathrm{V}/\mathrm{m}$       (b) $1.0\times {10}^5<mspace\; width="1em"></mspace>\mathrm{V}/\mathrm{m}$
(c) $2.0\times {10}^5<mspace\; width="1em"></mspace>\mathrm{V}/\mathrm{m}$       (d) $2.0\times {10}^6<mspace\; width="1em"></mspace>\mathrm{V}/\mathrm{m}$

For a transistor the parameter $\mathrm{\beta }$ = 99. The value of the parameter $\mathrm{\alpha }$ is

(a) 0.9                 (b) 0.99
(c) 1                    (d) 9

एक ट्रांजिस्टर के लिए प्राचल $\mathrm{\beta }$= 99 है। प्राचल $\mathrm{\alpha }$ का मान है:

(a) 0.9             (b) 0.99
(c) 1                (d) 9

The following truth table corresponds to the logic gate

A  0  0  1  1
B  0  1  0  1
X  0  1  1  1

(a) NAND                     (b) OR
(c) AND                        (d) XOR

निम्न सत्यता सारणी किस लॉजिक गेट के सम्पाती है?
A  0  0  1  1
B  0  1  0  1
X  0  1  1  1

(a) NAND                      (b) OR
(c) AND                        (d) XOR

The reason of current flow in P-N junction in forward bias is

(a) Drifting of charge carriers

(b) Minority charge carriers

(c) Diffusion of charge carriers

(d) All of these

 अग्र अभिनत में P-N संधि में धारा प्रवाह का कारण है

(a) आवेश वाहकों का अपवाह

(b) अल्पसंख्यक आवेश वाहक

(c) आवेश वाहकों का विसरण 

(d) ये सभी

If the lattice parameter for a crystalline structure is $3.6<mspace\; width="1em"></mspace>\stackrel{0}{A},$ then the atomic radius in fcc crystal is

(a) $1.81<mspace\; width="1em"></mspace>\stackrel{0}{A}$                                  (b) $2.10<mspace\; width="1em"></mspace>\stackrel{0}{A}$

(c) $2.92<mspace\; width="1em"></mspace><mspace\; width="1em"></mspace>\stackrel{0}{A}$                                (d) $1.27<mspace\; width="1em"></mspace><mspace\; width="1em"></mspace>\stackrel{0}{A}$

यदि क्रिस्टलीय संरचना के लिए जालक प्राचल $3.6<mspace\; width="1em"></mspace>\stackrel{0}{A}$ है, तो fcc क्रिस्टल में परमाणु त्रिज्या है:

(a) $1.81<mspace\; width="1em"></mspace>\stackrel{0}{A}$                   (b) $2.10<mspace\; width="1em"></mspace>\stackrel{0}{A}$

(c) $2.92<mspace\; width="1em"></mspace><mspace\; width="1em"></mspace>\stackrel{0}{A}$                   (d) $1.27<mspace\; width="1em"></mspace><mspace\; width="1em"></mspace>\stackrel{0}{A}$

Bonding is a germanium crystal (semi-conductor) is

(1) Metallic

(2) Ionic

(3) Vander Waal's type

(4) Covalent

एक जर्मेनियम क्रिस्टल (अर्ध चालक) में आबंध है:

(1) धात्विक                         (2) आयनिक
(3) वान्डर वाल्स समीकरण        (4) सहसंयोजक

The electrical resistance of depletion layer is large because

1. It has no charge carriers

2. It has a large number of charge carriers

3. It contains electrons as charge carriers

4. It has holes as charge carriers

अवक्षय परत का विद्युत प्रतिरोध बड़ा है क्योंकि

1. इसमें कोई आवेश वाहक नहीं हैं

2. इसमें बड़ी संख्या में आवेश वाहक होते हैं

3. इसमें आवेश वाहक के रूप में इलेक्ट्रॉन होते हैं

4. इसमें आवेश वाहक के रूप में कोटर होते हैं

For the given combination of gates, if the logic states of inputs A, B, C are as follows A = B = C = 0 and A = B = 1, C = 0 then the logic states of output D are

(1) 0, 0

(2) 0, 1

(3) 1, 0

(4) 1, 1

गेटों के दिए गए संयोजन के लिए, यदि A, B, C की लॉजिक स्थितियाँ A= B = C = 0 और A = B = 1, C = 0 तब निर्गत D की लॉजिक स्थिति है:

(1) 0, 0
(2) 0, 1
(3) 1,0
(4) 1, 1